

# SIMULÁCIA ELEKTROMAGNETICKÉHO VYŽAROVANIA GEOMETRIE SPÍNACIEHO TRANZISTORA DC/DC MENIČA V PROSTREDÍ COMSOL

Jozef Čuntala, Pavol Špánik, Anna Kondelová\*  
Žilinská univerzita v Žiline

## Abstrakt

Elektronické súčiastky, ktoré sa nachádzajú v spoločnom elektromagnetickom prostredí sa môžu navzájom nepriaznivo ovplyvňovať. Veľmi nepríjemné sú rušivé vyžarovania na strane zdrojov impulzových signálov a tiež nízka elektromagneticá odolnosť na vstupných bránach súčiastok. V príspevku je riešená simulácia vyžarovania energie geometriou výkonového tranzistora použitého v meniči DC/DC.

## 1. Obrana voči zdrojom rušenia

Elektromagnetické tienenie zoslabuje pole rušivých signálov v ohraničenej časti priestoru. Používa sa na ochranu jednotlivých súčiastok, funkčných blokov, ale aj celých elektronických zariadení, ktoré môžu byť súčasne zdrojom aj prijímačom elektromagnetického rušenia.

Efektivita tienenia (SE) je meradlom schopnosti materiálu viest' vyžierenú elektromagnetickú energiu. Standardná jednotka pre efektivitu tienenia je decibel (dB). SE efektivita je definovaná ako pomer dvoch hodnôt intenzity poľa, keď účinky poľa sú porovnávané pred tieniacim predmetom  $E_1$  ( $H_1$ ) a za tieniacim predmetom  $E_2$  ( $H_2$ ). Pre efektivitu tienenia elektrických resp. magnetických polí platí:

$$SE_{dB} = 20 \log_{10} \left( \frac{E_1}{E_2} \right) \quad SE_{dB} = 20 \log_{10} \left( \frac{H_1}{H_2} \right) \quad (1)$$

## 2. Princíp funkcie DC/DC meniča

Na obr. 1 je znázornená základná schéma meniča znižujúceho jednosmerné napätie. Menič pracuje v spínacom režime v dvoch intervaloch. V prvom intervale, keď je tranzistor vo vodivom režime, je napätie  $V_1$  na jednom konci indukčnej cievky pričom dióda je nevodivá. Toto napätie je príčinou nárastu prúdu cievkou. V druhom intervale, keď bude tranzistor v nevodivom režime, prúd cievkou bude prechádzať vodivou diódou.

Na začiatku predpokladáme, že prúd cievkou má nenulovú hodnotu a napätie,  $V_x$  má nulovú hodnotu počas intervalu nevodivého tranzistora.. Stredná hodnota napäťia  $V_x$  závisí teda od intervalu vodivého tranzistora  $t_{on}$  a periody spínacieho procesu  $T$ , prípadne od relatívneho intervalu zapnutia tranzistora označeného ako  $D$ :

$$D = \frac{t_{on}}{T} \quad (2)$$

V ustálenom stave meniča platí, že prúd na začiatku a na konci periody  $T$  má rovnakú hodnotu. Na dosiahnutie jednoduchej spojitosťi medzi napätiami predpokladáme nulový úbytok napäťia na dióde a na tranzistore vo vodivom režime a tiež ideálne spínanie. Počas vodivého režimu tranzistora pre napätie  $V_x$  platí:

$$V_x = V_1, \quad (3)$$

a pri nevodivom režime tranzistora platí:

$$V_x = 0 \quad (4)$$

Pre pomer vstupného a výstupného napäťia platí vzťah:

---

\* Žilinská univerzita v Žiline, Univerzitná 1, 01026 Žilina, Slovenská republika,  
tel.: +421 41 513 1600, kme@fel.uniza.sk

$$\frac{V_1}{V_2} = \frac{t_{on}}{T}, \quad (5)$$


alebo:

$$V_2 = D \cdot V_1 \quad (6)$$

Pokiaľ je obvod bezstratový, vstupná a výstupná energia sú rovné strednej hodnote, preto:

$$V_2 \cdot I_2 = V_1 \cdot \overline{i_l(t)}, \quad (7)$$

kde  $\overline{i_l(t)}$  je stredná hodnota spínaného prúdu tranzistorom. Z rovnic (6) a(7) vyplýva:




Obr.1: Elektrický obvod DC/DC meniča

$$\overline{i_l(t)} = D \cdot I_2 \quad (8)$$

V prvom intervale, keď je tranzistor zapnutý v obvode induktora tečie prúd, ktorý opisuje rovnica:

$$-V_1 + L \frac{di(t)}{dt} + V_2 = 0, \quad (9)$$

s počiatočnými podmienkami pre  $t = 0 \quad i(0) = I_0$ . L reprezentuje indukčnosť induktora.



Obr. 2: Geometrický model výkonového tranzistora. Naľavo model bez tieniacej podložky, napravo model s tieniacou podložkou

Riešením rovnice (9) dostaneme priebeh prúdu cievkou v intervale, keď je tranzistor zapnutý:

$$i(t) = I_0 + \frac{V_1 - V_2}{L} t \quad (10)$$

Prúd na konci intervalu zapnutého tranzistora bude:

$$I_1 = i(t = D \cdot T) = I_0 + \frac{V_1 - V_2}{L} D \cdot T \quad (11)$$


V druhom intervale, keď je tranzistor vypnutý obvod meniča popisuje rovnica:

$$V_2 + L \frac{di(t)}{dt} = 0 \quad (12)$$

pri počiatočných podmienkach  $t = 0 \quad i(0) = I_1$

Riešením rovnice (12) dostaneme priebeh prúdu cievkou v intervale, keď je tranzistor vypnuty:

$$i(t) = I_0 + \frac{V_{vystup}}{L} [(1-D)T - t] \quad (13)$$



Obr. 3: Priebeh intenzity elektrického poľa v rovine x-y pod tranzistorom vo vzdialosti 1,5 mm. Horný obrázok tranzistor bez tieniacej podložky, dolný obrázok tranzistor s tieniacou podložkou

### 3. Simulácia vyžarovania elektrického poľa spínacím tranzistorom

Výkonový MOSFET tranzistor je špecifickým typom poľom riadeného tranzistora, navrhnutý na prácu s veľkými výkonomi. V porovnaní s inými výkonovými polovodičovými prvkami (IGBT, tyristor...) je jeho hlavnou výhodou vysoká spínacia rýchlosť a dobrá účinnosť pri nízkych napätiach.

Dalšou výhodou výkonového tranzistora MOSFET je extrémne nízky odpor v kremíkovej oblasti. Táto výhoda v kombinácii s vysokou rýchlosťou spínania, ktoré sú dobre známe, poskytuje konštruktérom veľmi výkonný a spoločne súčasťou aplikácií.

Puzdro tranzistora TO-220, ktorého geometrický model je na obr. 2, je univerzálnie používané pre priemyselné aplikácie, kde sa požaduje stratový výkon približne 50 wattov. Tiež nízky tepelný odpor a nízka cena puzdra TO-220 prispievajú k jeho širokému použitiu tranzistora. Výkonový MOSFET tranzistor sa najčastejšie používa ako nízko napäťový spínač (menej než 200 V). Môžeme ho nájsť vo väčšine zdrojov, DC/DC meničov a nízko napäťových riadiacich jednotkách motorov. To bol aj dôvod, prečo sme pristúpili k analýze vyžarovania cestou simulácie v prostredí COMSOL.

Samotná simulácia bola prevedená v prostredí COMSOL s použitím aplikačného modulu AC/DC (3D) Electrostatics.

Elektrický opis meniča (kapitola 2) umožňuje stanoviť hodnoty stimulačných veličín simulovaného modelu spínacieho tranzistora. Tranzistor spína s periódom  $T=150 \mu\text{s}$  a relativným intervalom zapnutia tranzistora  $D=0,65$ . Stredná hodnota spínaného prúdu bola nastavená na 2 A. Vstupné napätie meniča bolo 20 V. Výstupné napätie meniča bolo nastavené na 5 V. Oneskorenie nábežnej aj spádovej hrany spínaného prúdu a napäťia bolo nastavené na  $1 \mu\text{s}$ . Spomínané stímy boli aplikované v geometrickom modeli výkonového tranzistora na obr. 2 vľavo, bez tieniacej podložky a rovnako aj v modeli výkonového tranzistora s tieniacou podložkou na obr. 2 vpravo.

### 4. Výsledky simulácie

Výsledky 3D simulácie, ktorá rieši pomery v okolí puzdra tranzistora bez tieniaceho predmetu a s tieniacim predmetom dovolili zistiť hodnotu efektivity tienenia v rôznych miestach okolia puzdra výkonového tranzistora. Na obr. 3 je jeden prípad simulačnej analýzy tienenia v 3D priestore, kde tienenie má mechanickú podobu podložky s rozmermi  $50 \times 40 \text{ mm}$  a hrúbkou 1 mm. Podložka je upevnená zospodu puzdra tranzistora. Ako je vidieť na obr. 3 intenzita elektrického poľa je pod podložkou podstatne nižšia.

V skúmanom modeli možno použiť aj iné tvary tieniacich podložiek, prípadne krytov. Skúmanie účinkov tienenia možno v modeli rozšíriť na spektrum rôznych materiálov.

Autori chcú nastolenú problematiku rozvíjať v dvoch rovinách:

- Spresniť simulačný model výkonového tranzistora v oblasti dynamiky spínania.
- Vybudovať teplotný model puzdra výkonového tranzistora, ktorý nadväzuje na statické a dynamické straty tranzistora.

Myslime si že obe tieto úlohy sa dajú riešiť súbežne v prostredí COMSOL.

### Literatúra:

- [1] B. Dobrucký, P. Špánik, M. Hukel: Výkonové polovodičové meniče v Pspice Schematics, EDIS, Žilinská univerzita, Žilina, ISBN 80-7100-563-0
- [2] COMSOL: Modeling Guide.
- [3] Mayer, D.; Polák, J.: Metody riešení elektrických a magnetických polí, SNTL/ALFA, Praha 1983.
- [4] Solík, I.; Ráček, V.: Výkonové polovodičové systémy II-III, Nadácia akademika L. Cigánka, Bratislava 1993.

Príspevok vznikol ako súčasť riešenia projektu APVV-20-051705, Zariadenie s vnútornou inteligenciou pre gigacyklové únavové skúšky konštrukčných materiálov pracujúcich v oblasti ultrazvukových frekvencií. Riešiteľským pracoviskom je Katedra mechatroniky a elektroniky Elektrotechnickej fakulty Žilinskej univerzity v Žiline.